找回密碼註冊
作者: PC3
查看: 3609
回復: 0

文章分享:

+ MORE精選文章:

+ MORE活動推薦:

極致效能優化 三星990 EVO 玩家體驗分享活

[*]進化日常效能 極致效能優化、電源效率提升、廣泛的通用 ...

FSP VITA GM White 玩家開箱體驗分享活動

中秋佳節,全漢加碼活動來囉~ [*]符合最新 Intel ® ATX 3.1電源設 ...

FV150 RGB 玩家開箱體驗分享活動

粉紅控趕快看過來.......廠商加碼活動來囉~ 心動了嗎? 想取得體驗 ...

海韻創新技術分享會 會後分享--得獎公告

頭獎:dwi0342 https://www.xfastest.com/thread-290899-1-1.html ...

打印 上一主題 下一主題

[情報] NXP與IPextreme發佈針對半導體IP設計的突破性方法論

[複製鏈接]| 回復
跳轉到指定樓層
1#
PC3 發表於 2008-4-7 19:14:16 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
為全球系統晶片(System-on-chip)設計師提供著名的半導體智慧產權 (intellectual property, IP)的 IPextreme公司和恩智浦半導體(NXP Semiconductors)(由飛利浦創建的獨立半導體公司)近日宣布︰恩智浦內部開發的CoReUse方法及QCore工具現已可透經由IPextreme對整個半導體產業進行授權。

CoReUse代表著恩智浦在開發完整、實際、高效的系統上的超過10年的投資成果,能夠在團隊和公司層級被使用,並幫助工程師開發可重複使用的、高品質的IP。目前它幾乎已被恩智浦全球所有的設計團隊使用,並成為公司內部IP研發和分享的標準。

CoReUse包含一系列的規格、指導方針及參考樣板,能夠指導工程師開發可重複使用的數位、類比混合訊號(AMS)和RF IP。它主要包括︰

CoReUse Foundation,這是一組參考手冊,包括CoReUse標準和限制(CoReUse Standard and Constraints),定義了目錄架構、命名約定和用於Verilog和VHDL設計的快速參考卡。

用於CTAG/IEEE 1500的Design for Test (DfT) 規格,以及支援測試AMS和高速IO技術。

一組額外針對AMS和RF IP的規格。

用於轉換層級模型(transaction level modelling)、使用SPIRIT IP-XACT進行SoC整合、PSL判定(assertion)的系統級規格。

架構級規格,在使用晶片上匯流排時能夠建立以IP為基礎的平台。

文本參考樣板,幫助工程師獲得他們所開發的IP的主要訊息。

CoReUse標準的一個重要對應工具是QCore,這是由恩智浦內部開發的一個EDA工具,用來自動檢查一個IP的可用功能以及使用說明,以滿足該標準的需求。QCore能夠製造一個認証,根據IP對於CoReUse標準的順從程度(compliance level)進行分類,使得整合者能夠了解該IP的完整性以及品質。


連結
https://www.eedesign.com.tw/html2/NewsD.asp?cid=10&xmlid=51300
您需要登錄後才可以回帖 登錄 | 註冊 |

本版積分規則

小黑屋|手機版|無圖浏覽|網站地圖|XFastest  

GMT+8, 2024-9-25 00:39 , Processed in 0.125943 second(s), 30 queries .

專業網站主機規劃 威利 100HUB.COM

© 2001-2018

快速回復 返回頂部 返回列表