AMD 創下 STAC 基準測試最快電子交易執行速度世界紀錄

從複雜的演算法交易和交易前風險評估到即時市場資料傳輸，當今各大交易公司、造市者、對沖基金、經紀商和交易所都在不斷追求最低延遲的交易執行，以獲得競爭優勢。

AMD 與頂尖的全球先進交易與執行系統供應商 Exegy 合作，取得創下世界紀錄的 STAC-T0 基準測試結果，實現最低 13.9 奈秒（nanoseconds，ns）的交易執行操作延遲。相較此前的記錄，這一結果可令 tick-to-trade 延遲至多降低 49%，是迄今為止發布的最快 STAC-T0 基準測試結果。先前的最快速度記錄為 24.2 奈秒，同樣來自採用 AMD 加速卡的參考設計。

STAC 基準測試是用在測試時間序列報價資料進行高速分析解決方案的業界標準。STAC-T0 基準測試評估 tick-to-trade 網路 I/O（輸入輸出）延遲，即接收和執行交易訂單所需的時間。

這項全新的 AMD 和 Exegy STAC-T0 高精度時間戳記基準記錄憑藉 AMD Alveo UL3524 加速卡實現，其為一款專為快速交易執行而設計的金融科技卡，由 AMD Virtex UltraScale+ FPGA 提供支援，在搭載 AMD EPYC 7313 處理器的 Dell PowerEdge R7525 伺服器中的 Exegy nxFramework 和 Exegy nxTCP-UDP-10g-ULL IP 核心上執行，並配備 Arista 7130 平台和 Arista MetaWatch 7130 裝置。

AMD Alveo UL3524 加速卡具備突破性的收發器架構、78 萬個 LUT 的 FPGA 架構以及 1,680 個 DSP 運算片。該產品旨在加速硬體中的自訂交易演算法，交易者可以根據自訂演算法和 AI（人工智慧）交易策略客製化其設計。

AMD 自行調適暨嵌入式運算事業群資料中心產品行銷總監 Girish Malipeddi 表示，在超低延遲交易中，1 奈秒即可決定交易的盈虧。這項基準測試展示出經過獨立量化和驗證的真實結果，展現 AMD 如何從整體上突破高速交易與金融技術的邊界並推動其可能性。

Exegy 提供由必要的 FPGA IP 和相關軟體組成的應用，以實現 Alveo UL3524 卡上的 STAC-T0 基準測試要求。

Exegy FPGA 解決方案總監 Olivier Cousin 表示，透過完成此次最新 STAC-T0 基準測試，Exegy 和 AMD 很高興能夠創下 tick-to-trade 延遲記錄。今年的 STAC-T0 採用 Exegy 的 FPGA 開發框架和全新超低延遲 TCP-UDP IP 堆疊，取得迄今為止最出色的公開結果。

欲了解更多關於創下紀錄的 AMD Alveo™ UL3524 加速卡資訊，請參閱此連結。