台積電的目標是2030年在3D封裝中整合超過1兆個電晶體，在單晶片中整合超過2000億個電晶體

台積電計畫在2030年提供超過1兆個3D封裝電晶體和2,000億個單晶片。

在IEDM 2023會議上台積電展示了該公司預計其半導體產品組合的路線圖，看起來這家台灣龍頭在本十年末有一些雄心勃勃的計劃。根據公佈的路線圖，台積電有信心其製程正步入正軌，台積電的N2和N2P製程將在2025年至2027年期間首次亮相，而尖端的A10（1nm）和A14（1.4nm）製程預計將於2025年至2027年翰2027-2030年時間推出。除了製程縮減外，台積電還計劃在其他半導體技術方面取得巨大進步，為業界樹立榜樣。

然而更有趣的是這家台灣龍頭揭露了半導體產業兩個關鍵領域的進展，即單晶片設計和3D異質整合（或簡單地說小晶片設計）。該行業確實正在轉向小晶片配置，因為它們提供模組化和成本優勢。

AMD一直在其最新的消費性、資料中心以及現在最新的MI300加速器晶片中利用台積電的小晶片設計。Intel也發表了Meteor Lake晶片，這是Intel首款針對消費平台的小晶片設計，暗示小晶片是未來，但台積電領先一步。Intel本身使用採用台積電製程技術製造的晶片來為Meteor Lake提供動力。該公司預計3D Hetero Integration到2030年將達到驚人的一兆個電晶體。

台積電並不打算停止對單片配置的關注，就在最近NVIDIA Hopper H100 GPU的首次亮相使單片處理器的複雜性有了巨大提升，但它們在未來肯定無法持續發展。。這就是為什麼台積電在IEDM上分享的內容顯示，單片配置最終將僅限於2000億個晶體管，雖然這確實是一個很大的數字，但它並沒有趕上利用小晶片所提供的功能。

台積電未來幾年的路線圖當然包括為產業帶來巨大潛力的創新。它還暗示半導體市場也將轉向採用小晶片的設計。

消息來源