PCI-SIG確認PCIe Gen 5.0和Gen 6.0將使用新的CopprLink線材

PCI-SIG宣布利用全新的CopprLink線材設計開發新一代PCIe Gen 5.0和Gen 6.0標準。

儘管PCI-SIG沒有詳細說明新CopprLink線材的規格或設計變更，但它正在確認命名方案。CopprLink線材將提供採用PCIe Gen 5.0和Gen 6.0硬體的內部和外部解決方案。據PCI-SIG稱外部和內部線材規範目前正在製定中，目標是在今年內發布。以下是完整的新聞稿：

PCI-SI在SC23上強調PCIe技術是HPC的首選互連

成員展示PCIe技術展示並宣布新的PCI Express線材命名方案

PCI-SIG宣布PCIe內部和外部線材的新命名方案將為CopprLink。PCIe 5.0和PCIe 6.0內部和外部線材規格目前正在開發中，預計於2024年發布。

在SC23上觀看PCIe技術展示

時間：2023年11月13日星期一至16日星期四

地點：SC23 – 科羅拉多州丹佛市科羅拉多會議中心 • PCI-SIG 攤位號碼：1401

世界衛生組織：PCI-SIG是擁有並管理作為開放產業標準的PCI規範的聯盟，其成員將在SC23的1401號展位上展示PCI Express (PCIe) 技術展示。

內容：PCI-SIG邀請SC23與會者參觀1401號展位，觀看展示並了解更多有關PCIe技術生態系統的資訊。這些展示強調了PCIe技術作為高效能運算 (HPC) 應用首選高速I/O互連的作用。參與公司包括Astera Labs、Dolphin Interconnect Solutions、Synopsys和Tektronix。

該展示重點介紹了HPC應用，因此CopprLink應針對介面解決方案，因為我們可能會考慮介面線材而不是電源線材，以便為下一代平台上的各種設備提供最佳傳輸頻寬。PCIe 6.0平台的傳輸速率將翻倍，從32GT/s（Gen 5.0）到64GT/s（Gen 6.0）。新標準預計還將在x16通道鏈路上提供高達256GB/s的頻寬。

無論如何如果CopprLink與電源介面線材有關，那麼該公司將嘗試解決其在設計當前12VHPWR Gen 5.0標準時遇到的一些問題。儘管隨著12V-2x6標準的發布，設計逐漸優化，但似乎仍有改進的空間，特別是考慮到未來的PCIe Gen 6.0硬體。

但在我們深入探討這一方面之前，應該再次澄清，該公告專門針對透過各種連接埠提供PCIe互連的介面線材。預計在未來幾個月內獲得有關CopprLink PCIe Gen 5.0和Gen 6.0線材的更多詳細資訊。

消息來源