三星5nm EUV製程關鍵突破：能效提升25％

眼下台積電和三星都在全力衝刺5nm製程，這將是7nm之後的又一個重要節點，全面應用EUV光刻技術，提升效果會非常明顯，所以都受到了高度重視。

現在三星的5nm取得了重要進展，來自EDA(電子自動化設計)巨頭Cadence、Synopsys的全流程設計工具已經通過了三星5LPE(Low Power Early)製程的認證，可以幫助晶片廠更快速地開發高效的、可預測的晶片。

本次驗證使用的是ARM Cortex-A57、Cortex-A53晶片，結果完全符合三星新製程的需求，但是三星未透露更具體的指標，如核心數、頻率、功耗等。三星5LPE製程仍然使用傳統FinFET立體電晶體管，但加入了新的標准單元架構，並同時使用DUV、EUV光刻技術步進掃描系統。

由於繼承了舊製程的部分指標，使用三星5LPE製程設計晶片的時候，可以重複使用7LPP IP，同時享受新製程的提升。三星7LPP製程將是其第一次導入EUV，但只有少數光刻層使用，5LPE會擴大使用範圍，效果更加明顯。按照三星的說法5LPE製程相比於7LPP製程可以帶來25％的邏輯電路能效提升，同時可將功耗降低20％，或者將性能提升10％。

消息來源