三星公佈7nm EUV技術細節：年底預試產、柵極間距54nm

本週舉行的VLSI（超大規模整合電路）研討會上，三星首次分享了採用EUV技術的7nm細節。

EUV在半導體領域的應用已經研發了將近30年之久，終於在2018年看到曙光，三星稱風險試產年底啟動。考慮到風險試產到最終量產大約要維持1年的時間，所以年底和明年初的Exynos和驍龍晶片將暫時無緣7nm EUV。三星此前已經透露和高通在合作10nm的改良版8nm，傳言首發會是驍龍730。

回到三星的7nm EUV，就是使用波長13.5nm的紫外線（波長范圍是10~400nm）取代現在的193nm ArF（氟化氬）浸沒式光刻，從而使得晶體管更加精密。ArF光刻機ASML和Nikon都可以造，但是功率250W的EUV光刻機，全球就只有ASML提供的NXE-3400。

技術指標方面三星7nm EUV的柵極間距是54nm，鰭片間距是27nm，前者居然只是Intel 10nm的水平。相較目前10nm LPP的驍龍845、Exynos 9810，三星7nm EUV的面積將縮小40%。不過三星稱，新製程電晶體管的性能將比去年首秀時最多提升20%，功耗最多下降50%。

另外7nm EUV的好處還在於，比多重曝光的步驟要少，也就是相同時間內的產量將提升。當然這裡說的是最理想的情況， 比如更好的EUV薄膜以減少光罩的污染、自修正機製過關堪用等。三星稱7nm EUV若最終成行，將被證明是成本更優的方案。如今三星已經生產出採用7nm EUV的SRAM測試晶片，容量256Mb，大小0.0262平方微米。三星還透露採用7nm的四核CPU、6核GPU都可以功能化運行了。

對手方面台積電號稱已經投產第一代7nm CLN7FF，性能提升30%，功耗降低60%。不過EUV需要等到CLN7FF+時導入，所以理論上蘋果A12無緣。GF的7nm LP指標是柵極間距56nm，鰭片間距30nm，性能提升40%，功耗降低55%，預計將用在AMD Zen2處理器上。

消息來源