ntel 10nm工藝還在苦苦掙扎,台積電和三星已經開始量產7nm,下一步自然就是5nm,台積電近日也首次公開了5nm的部分關鍵指標,看起來不是很樂觀。
明年,台積電的第二代7nm工藝會在部分非關鍵層面上首次嘗試使用EVU極紫外光刻系統,工藝節點從CLN7FF升級為CLN7FF+,號稱電晶體密度可因此增加20%,而在同樣密度和頻率下功耗可降低10%。
台積電5nm(CLN5)將繼續使用荷蘭ASML Twinscan NXE: 3400 EUV光刻機系統,擴大EUV的使用範圍,相比於第一代7nm電晶體密度可猛增80%(相比第二代則是增加50%)。
看起來很厲害,不過能帶來的實際頻率提升只有15%,而同等密度和頻率時功耗也只能降低20%,對比第二代7nm提升就更有限了。
不過台積電還提供了一個名為“極低閾值電壓”(ELTV)的可選項,號稱能將頻率提升幅度增加到25%,但未解釋具體是如何做到的。
工藝不斷演進,但是帶來的提升卻越來越有限,足以顯示半導體技術難度和複雜度的急劇增加,當然也不排除台積電這幾年在工藝命名上太任性,不像Intel那麼老老實實。
如此有限的提升,不知道能不能吸引客戶跟進,畢竟要充分考慮成本的。好消息是台積電這幾代新工藝,大家都是“趨之若鶩”,比如7nm到今年底將有50多款晶片流片,覆蓋從高性能到嵌入式各種領域。
目前,台積電EUV 7nm工藝的基礎IP已經完成晶片驗證,但是嵌入式FPGA、HBM2、GDDR5等關鍵模組要到今年底或明年初才能完成,5nm則會在今年7月完成0.5版本,大量IP模組諸如PCI-E 4.0、DDR4、USB 3.1則要等到2019年。
設備方面,台積電將為5nm開設一座新的晶圓廠Fab 18,引入多台新光刻機,但是目前EUV光刻機的平均日常功率只有145W,部分可以持續幾周做到250W,都不足如完全投入商用,預計要到今年晚些時候才能達到300W,仍需進一步改進。
還有EUV光刻掩膜材料的問題,目前極紫外線的通透率只有83%,明年才能超過90%。
資料來源 |