Intel於ISSCC披露其80核心兆級處理器技術細節

英特爾(Intel)日前於ISSCC大會上披露其新研發80核心處理器細節，該款效能號稱已達超級電腦等級的可編程化處理器(programmable processor)，面積僅有指甲大小，而耗電低於現今多種家電產品。為英特爾創新之兆等級(Tera-scale)運算研究專案的成果，目標是為未來的個人電腦和伺服器提供每秒數兆次浮點運算(Teraflops)效能。

Intel表示，兆等級的運算效能，搭配兆位元組(terabytes)資料的傳輸能力，將為能夠隨時上網的未來新型電腦扮演舉足輕重的角色。它可加強教育用途和協同運算等各種新型應用程式，並為個人電腦、伺服器和手持式裝置提供高畫質娛樂效果。以往只會出現在「星艦迷航記(Star Trek)」等科幻影片裡的科技，像是人工智慧、即時視訊通訊、高逼真度遊戲、多媒體資料採擷(data mining)和即時語音辨識等，都將美夢成真。

英特爾目前並未計畫推出此款具有浮點運算功能核心的晶片。但兆等級研究對英特爾研發創新扮演著極為重要的角色，包括個別/特定處理器或核心功能、傳輸資料所需的晶片和晶片(chip-to-chip)以及晶片和電腦(chip-to-computer)之間的內部連接(interconnect)，以及最重要的是如何設計軟體才能充分發揮出多處理器核心的效能。該兆級浮點運算研究用晶片可幫助英特爾瞭解新式矽晶片設計方法、高頻寬內部連接以及電源管理作法等重要技術。

英特爾於1996年首度達到兆級浮點運算的效能。當時英特爾替美國山地亞(Sandia)國家實驗室製作了一台ASCI Red超級電腦，佔地超過2,000平方英呎，採用近一萬顆Pentium Pro處理器，耗電量超過500千瓦。現在只要一顆多核心英特爾研究用晶片，就能達到同樣的效能。

該80核心研究用晶片除了提供效能以外，耗電量更僅需62瓦。該顆晶片採用了創新的單元式設計，一個單元內即包含多個以類似鋪磚(tile)方式堆疊的小型核心，可以簡化多核心晶片設計。加上英特爾日前發展出製作未來電晶體的新材料，延續摩爾定律(Moore’s Law)壽命，可提升將來生產內含數十億個電晶體之多核心處理器的效率。

兆級浮點運算晶片內也有通訊網路(network-on-a-chip)架構，在核心間提供超高頻寬通訊，晶片內部每秒可傳輸達上兆位元的資料。研究方向也包括開關個別核心的方法，用以在工作時只啟動所需要的核心，藉此降低耗電量。

未來兆等級研究的焦點包括建立立體記憶體堆疊(3-D stacked memory to the chip)於晶片中，以及開發以內含多個通用英特爾架構(Intel Architecture-based)核心來製作之研究用原型晶片。目前英特爾的兆等級運算研究計畫包括上百個正在進行中的專案，探討其他架構、軟體和系統設計所面臨的挑戰。

英特爾的兆級浮點運算研究用晶片包括數項多核心架構創新：

˙快速設計(Rapid Design)──單元化設計(tiled-design approach)讓設計人員可在晶片中重複運用較小的核心。相較之下，若以單一核心來設計同樣大小（內含一億顆電晶體）的晶片，則約需兩倍長的設計時間，以及兩倍的研究人員。

˙晶片內建通訊網路(Network-on-a-chip)──除了運算元件(compute element)以外，每顆核心還包括一個5埠訊息傳遞路由器(5-port messaging passing router)。它們的用途是連接傳送訊息用的平面網狀網路(2D mesh network)。這種網路化內部連結設計(mesh interconnect scheme)延展性遠較現有多核心晶片內部連結為佳，可改善核心間的通訊並提供更高的處理器效能。

˙精密電源管理(Fine-grain power management)──根據個人執行應用的需要，可開啟或休眠個別運算引擎和各核心內建資料路由器(data router)。此外，新電路技術帶給晶片世界級的能源節省效率，每秒可執行1兆次浮點運算的研究用晶片只需62瓦，和目前的桌上型電腦處理器相當。

其他創新還包括可休眠式電晶體(sleep transistors)、同頻異相(mesochronous)時脈和時脈控制(clock gating) 等。

恭喜發財.紅包記得要給喔