每次半導體製程技術的升級，難度都遠非我們能想像

sxs112.tw · 發表於 2017-11-17 13:27:54

隨著閘極越做越小，製程線寬不斷升級，由10年前的90nm，65nm一直升級到現在的14/16nm，10nm甚至7nm，摩爾定律都在有條不紊著指揮半導體行業前進的路線。但是隨著源極和汲極之間的距離越來越短，半導體工藝的極限逐漸顯露出來。大多數人都發現了，升級到10nm和7nm所遇到的困難不是捂個被子睡個覺醒來就能解決的，因為除了技術原因還有諸多逐漸浮現出來的不可控因素。

在使用EUV後，線寬的微縮，製程的升級對於缺陷和微粒污染的容忍度將大幅度降低。製造工具是決定圓晶良品率的關鍵，工具在沉積，蝕刻或清潔過程中有可能受到微粒物污染，這些顆粒物會從上一個生產步驟流入到下一個生產步驟，製程不一致使得圓晶的特徵形狀，覆蓋層和CD（特徵尺寸）有偏差，從而導致大範圍缺陷。給定類型的製程工具可能彼此不匹配，繼而在通過不同製程工具生產的圓晶之間產生差異，所有這些問題都會影響產量。

上述的製造過程所造成的差異會成為一個很麻煩的問題，如何理解這個困境？比如有兩台打字機，型號價格外觀都一樣，但因裝配環境，零件精度等因素會導致手感有細微差別，因此即使是相同型號的EUV光刻機，有了正確的配置文件，強度恰好的光源，一致的稀有氣體純度，也需要做一些後期工作保證生產結果相同。換到10、7nm製程的半導體產品上，只要在生產時有個1、2nm的差錯，都有可能造成不可估量的損失。

製程的每一次升級，製造難度都是呈指數級上升，現在我們聽到的製程名詞最多也只能去到3nm，這是因為到了3nm節點上EUV光刻的隨機性將增大，很難控制好EUV線寬邊緣粗糙度（LER），影響CD和EPE。同時摩爾定律也會在這個節點附近失效，接下來就是1nm以下的次納米新技術和新材料的天下。

消息來源

wwchen123 · 發表於 2017-11-17 15:09:13

張董有提到 2nm, 說還有不確定因素.
至於 3nm 他說確定做得出.

文章分享：

+ MORE精選文章：

+ MORE活動推薦：

GEX PRO 850W玩家開箱體驗分享活動

體驗極速WiFi 7！MSI Roamii BE Lite Mesh

極致效能為遊戲而生 990 PRO SSD 玩家體驗

Micron Crucial PRO D5 6400超頻版玩家開

[業界新聞] 每次半導體製程技術的升級，難度都遠非我們能想像