(PR)Intel代工廠推出電晶體和封裝技術的創新策略，增強晶片可擴展性

Intel代工廠展示了晶體管和封裝技術領域的突破性發展，揭示了材料和晶片的創新。

[新聞稿]：今天在2024年IEEE國際電子元件會議 (IEDM) 上，Intel代工廠公佈了多項突破性成果，有助於推動半導體產業邁入下一個十年及更長的時間。Intel代工展示了新材料的進步，有助於改善晶片內的互連。

Intel代工工廠也率先報告，使用先進封裝的異構整合解決方案實現了超快速晶片到晶片組裝，吞吐量提高了100倍。為了進一步推動環柵 (GAA) 縮放，Intel Foundry展示了晶片RibbonFET CMOS和用於縮放2D FET的閘極氧化物模組的工作，以提高元件效能。

重要性： 隨著產業朝著到2030年在晶片上安裝1兆個電晶體的目標邁進，電晶體和互連擴展的突破（乘以未來的先進封裝能力）對於滿足對更節能、高效能的無盡需求至關重要。

該行業還需要新材料形式的額外支持，以增強Intel Foundry的PowerVia背面電力傳輸，緩解互連擁擠和持續擴展，這對於延續摩爾定律並推動半導體進入人工智慧新時代至關重要。

我們是如何做到的：  Intel代工已經確定了多種途徑，可以解決銅電晶體管在未來製程互連擴展方面的預期限制，改進現有的組裝技術，並繼續定義和塑造用於全柵擴展及其他擴展的電晶體路線圖:

減材釕 (Ru)： 為了幫助提高晶片內的性能和互連，Intel代工廠展示了減材釕，這是一種新的關鍵替代金屬化材料，它使用薄膜電阻率和氣隙，在互連擴展方面取得了重大進展。該團隊首先在研發測試車輛中展示了一種實用、經濟高效且與大批量製造兼容的帶氣隙的減法釕整合製程，該製程不需要通孔周圍昂貴的光刻氣隙禁區，也不需要需要自對準通孔流。採用減法釕實現氣隙，在間距小於或等於25奈米 (nm) 時，線間電容降低高達25%，這說明了減法釕作為金屬化方案在緊密間距中替代銅鑲嵌的優勢層。該解決方案可以在Intel Foundry的未來製程上看到。

選擇性層傳輸 (SLT)：為了在先進封裝中實現超快晶片到晶片組裝的吞吐量提高100倍，Intel代工率先展示了選擇性層傳輸(SLT)，這是一種異構整合解決方案，可實現超高速封裝。這可以實現更高的功能密度，並為特定小晶片從一個晶圓到另一個晶圓的混合或熔接提供更靈活且更具成本效益的解決方案。該解決方案為人工智慧應用提供了更有效率、更靈活的架構。

Silicon RibbonFET CMOS ： 為了將全柵極RibbonFET矽微縮推向極限，Intel Foundry展示了柵極長度為6nm的矽RibbonFET CMOS（互補金屬氧化物半導體）電晶體，在大幅微縮時具有業界領先的短溝道效應和性能閘極長度和通道厚度。這項進步為持續的閘極長度縮放鋪平了道路，這是摩爾定律的關鍵基礎基石之一。

用於縮放GAA 2D FET的閘極氧化物： 為了進一步加速超越CFET的閘極全方位創新，Intel代工展示了其在GAA 2D NMOS和PMOS電晶體的製造方面的工作，這些電晶體的閘極長度縮小至30nm，並特別關注柵極氧化物(GOx) 模組開發。該研究報告了業界對二維 (2D) 過渡金屬二硫族化物 (TMD) 半導體的調查，該半導體可能成為先進電晶體製程中未來矽的替代品。

此外Intel代工廠繼續推進業界首個300毫米(mm) 氮化鎵(GaN) 技術的研究，這是一種用於電源和射頻(RF) 電子產品的新興技術，與矽相比，可提供更高的性能並承受更高的電壓和溫度。

這是業界首款高性能規模化增強型GaN MOSHEMT（金屬氧化物半導體高電子遷移率電晶體），在300 mm GaN-on-TRSOI基板上製造。 TRSOI上的GaN等先進設計的襯底可以透過減少訊號損耗和實現更好的訊號線性度，在射頻和電力電子等應用中實現更好的性能，從而實現可透過背面基板處理實現的先進整合方案。

IEDM 2024的更多內容： 在會議上Intel代工廠也闡述了其對先進封裝和電晶體擴展的未來願景，以滿足包括人工智慧在內的各種應用的需求。確定了創新的三個關鍵推動力，以幫助推動未來十年走向更節能的人工智慧。

• 先進的記憶體整合可消除容量、頻寬和延遲瓶頸。
• 用於互連頻寬最佳化的混合綁定。
• 具有相應連接解決方案的模組化系統擴充。
  

Intel代工廠也呼籲採取行動，開發關鍵的革命性創新，以實現萬億電晶體管時代的持續電晶體微縮。Intel代工廠概述了開發能夠超低電壓運行（低於300millivolts）的電晶體將如何幫助解決日益嚴重的熱瓶頸，並顯著改善能耗和散熱。

消息來源