三星2025年將背面供電技術導入2nm製程，晶片面積將減少19%

三星的3nm GAA製程可能沒有太大成功，但它打算用下一代2nm技術來彌補，據說該技術將於明年進入量產。為了在與代工競爭對手台積電的競爭中獲得優勢，一份新報告指出這家韓國龍頭正在導入背面電源（BSPDN）技術，該技術旨在提供多種好處。

這將是三星和台積電之間的競爭，因為兩者都旨在推出其2nm的最佳版本。對於三星來說，Chosun的一份報告指出背面電源技術有望改變遊戲規則，並且初步測試結果已經超出了該公司的目標。至於具體測試，據稱三星已將該技術應用到兩個未命名的ARM核心上，晶片面積分別減少了10%和19%。

隨著晶片面積的減小，三星可以有效地開始批量生產有更小面積的SoC設計，不僅如此，早期進行的測試有助於成功地大幅提高性能和能源效率水平。如報告所述BSPDN是一種尚未商業化的新製程，但沒有提及這是否是由於成本限製或是否沒有對探索這項技術給予太多考慮。

無論如何，顧名思義背面電源是放置在晶圓背面的電源線，它將電路和電源空間分開。這有助於最大限度地提高效率，並且還存在提高半導體性能的機會。目前，電源線放置在晶圓的頂部，因為那是繪製電路的地方，為製造商帶來了許多便利。然而隨著電路越來越精細，以及三星和台積電開始探索2nm等先進製程，在一側雕刻電路和電源線變得越來越困難。

最終隨著電路間隙變窄會出現干擾，導致設計和量產變得更加困難。據稱三星已經從一家日本新創公司獲得了首個2nm晶片訂單，但尚不清楚這批晶片是否採用了 BSPDN技術。台積電並未透露正在試驗背面電源，因此從理論上講三星在這方面有優勢。

消息來源

希望 SS 可以快步跟上啊!

好久沒看到工藝競賽的緊張時刻了.
加油點好嗎? Morris 常稱 SS 是主要競爭對手勒~