電晶體理論出現基礎性謬誤？

美國國家標準與技術局(National Institute of Standards and Technology，NIST)的研究人員日前警告，業界對電晶體雜訊(transistor noise)的認知有基礎性的謬誤，而這個問題若不解決，可能會成為開發功效更高、更省電元件之障礙。

這個由Jason Campbell率領的研究團隊，是在研究尺寸日益縮小的電晶體開關狀態間的變化時，無意中發現上述的問題。研究人員宣稱，被業界廣泛接受的、用以解釋由開關內電子雜訊導致之誤差的模型，與實際情況並不相符。但幾十年來，大多數工程師們卻已經接受了定義那些缺陷、並協助指引改善方法的理論模型。


該理論又稱為彈性穿隧模型(elastic tunnelling model)，預測當電晶體尺寸縮減時，雜訊頻率就會越來越高。不過Campbell與他NIST的同事，已經與來自馬里蘭大學(University of Maryland) College Park校區以及羅格斯大學(Rutgers University)的科學家一起證明，就算是奈米尺寸的電晶體，雜訊頻率還是維持不變。


「這意味著先前解釋該效應的理論一定有錯。」Campbell表示：「當電晶體尺寸還很大的時候，該模型是確實可行的，但我們的觀察明確指出，當產業界邁向尺寸更小的奈米級製程時，它就不適用了。」


研究人員並強調，這個問題特別與低功耗電晶體相關，因為他們發現當電壓越減，所觀察到的變動也越明顯。「這在我們開發低耗電應用電晶體的過程中，是一個真正的瓶頸；我們必須在能夠改善它之前去了解問題所在，但傷腦筋的是，我們還搞不清楚到底發生了什麼事。」Campbell並特別提到，NIST的K.P. Cheung是第一個發現到上述理論可能有問題的人。


(參考原文： Researchers warn of major flaw in transistor theory，by John Walko)