Intel的Arrow Lake-S桌上型電腦CPU可能的晶片設計已經揭曉,讓我們初步了解了重組後的P-Core和E-Core排列。
看起來Intel正在對其下一代Arrow Lake CPU的內部結構進行大量更改。從@Kepler_L2分享的圖來看,這次P-Core和E-Core的排列會很緊密。
Lunar Lake CPU的Intel Lion Cove P核每核配備2.5MB L2,但Arrow Lake CPU將每核配備3.0MB L2高速快取和3MB L3高速快取,總共有24MB L3,而Skymont完全共享E-Core每個集群將配備4MB的L2快取,每個集群將獲得3MB的L3快取 。
- Arrow Lake P-Core Cache (Lion Cove): 3 MB L2 / 3 MB L3
- Arrow Lake E-Core Cache (Skymont): 4 MB L2 / 3 MB L3
- Raptor Lake P-Core Cache (Raptor Cove): 2 MB L2 / 3 MB L3
- Raptor Lake E-Core Cache (Gracemont): 4 MB L2 / 3 MB L3
有趣的是每兩個Lion Cove P核心將在中間堆疊一個E核心集群,並且它們不會像以前的設計那樣與P核心分開。這種新設計可能有助於改善晶片間通訊,這可以幫助線程控制器更好地決定可以更好地利用哪些核心來完成工作負載,並且還可以幫助解決同一Ring bus互連上的延遲問題。
行進時間也會減少,因為E核通常位於晶片的最末端,這意味著第一個P核與第一個E核必須在其餘核之間行進,但有一個E核才能與第一個E核進行通訊。Intel已經確認Lunar Lake和Arrow Lake CPU中使用的Lion Cove P-Core在許多方面都是不同的。
對於Lunar Lake,線程控制器從E核心開始,但對於高效能選項,它將從P核心開始,讓OEM能夠根據自己的需求靈活地調整調度。執行緒方向提供了將工作負載放置在哪個核心的提示,最終決定權在於作業系統。
對於Intel的下一代高性能Arrow Lake CPU,這肯定會是一個有趣的設計選擇。該架構將跨桌上型和行動裝置進行擴展,並將於10月首先進入桌上型領域,因此請在未來幾個月內關注更多資訊。
消息來源 |