找回密碼註冊
作者: bankerju
查看: 5124
回復: 0

文章分享:

+ MORE精選文章:

+ MORE活動推薦:

GEX PRO 850W玩家開箱體驗分享活動

卓越性能,超值選擇 GEX PRO 系列通過 80 PLUS 金牌認證,實現高達 ...

體驗極速WiFi 7!MSI Roamii BE Lite Mesh

第一名 guanrung1110 https://www.xfastest.com/thread-293988-1- ...

極致效能 為遊戲而生 990 PRO SSD 玩家體驗

[*]極致效能固態硬碟 [*]PCIe 4.0 速度大幅提升 [*]優化的電源效率 ...

Micron Crucial PRO D5 6400超頻版 玩家開

解銷更快的遊戲速度! 利用低延遲遊戲記憶體的強大功能 利用 Cruci ...

打印 上一主題 下一主題

電晶體理論出現基礎性謬誤?

[複製鏈接]| 回復
跳轉到指定樓層
1#
bankerju 發表於 2009-5-30 11:46:02 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
美國國家標準與技術局(National Institute of Standards and Technology,NIST)的研究人員日前警告,業界對電晶體雜訊(transistor noise)的認知有基礎性的謬誤,而這個問題若不解決,可能會成為開發功效更高、更省電元件之障礙。

這個由Jason Campbell率領的研究團隊,是在研究尺寸日益縮小的電晶體開關狀態間的變化時,無意中發現上述的問題。研究人員宣稱,被業界廣泛接受的、用以解釋由開關內電子雜訊導致之誤差的模型,與實際情況並不相符。但幾十年來,大多數工程師們卻已經接受了定義那些缺陷、並協助指引改善方法的理論模型。


該理論又稱為彈性穿隧模型(elastic tunnelling model),預測當電晶體尺寸縮減時,雜訊頻率就會越來越高。不過Campbell與他NIST的同事,已經與來自馬里蘭大學(University of Maryland) College Park校區以及羅格斯大學(Rutgers University)的科學家一起證明,就算是奈米尺寸的電晶體,雜訊頻率還是維持不變。


「這意味著先前解釋該效應的理論一定有錯。」Campbell表示:「當電晶體尺寸還很大的時候,該模型是確實可行的,但我們的觀察明確指出,當產業界邁向尺寸更小的奈米級製程時,它就不適用了。」


研究人員並強調,這個問題特別與低功耗電晶體相關,因為他們發現當電壓越減,所觀察到的變動也越明顯。「這在我們開發低耗電應用電晶體的過程中,是一個真正的瓶頸;我們必須在能夠改善它之前去了解問題所在,但傷腦筋的是,我們還搞不清楚到底發生了什麼事。」Campbell並特別提到,NIST的K.P. Cheung是第一個發現到上述理論可能有問題的人。


(參考原文: Researchers warn of major flaw in transistor theory,by John Walko)
您需要登錄後才可以回帖 登錄 | 註冊 |

本版積分規則

小黑屋|手機版|無圖浏覽|網站地圖|XFastest  

GMT+8, 2024-12-5 03:32 , Processed in 0.082340 second(s), 31 queries .

專業網站主機規劃 威利 100HUB.COM

© 2001-2018

快速回復 返回頂部 返回列表