找回密碼註冊
作者: Gary71
查看: 3548
回復: 0

文章分享:

+ MORE精選文章:

+ MORE活動推薦:

O11 VISION COMPACT 玩家開箱體驗分享活動

迷你身形 三面透視打造精緻PC視野新境界O11 VISION COMPACT 強強聯合 ...

2024 三星SD記憶卡 玩家開箱體驗分享活動

2024 PRO Plus SD 記憶卡 [*]為專業人士打造 [*]釋放極限速度 [*]多 ...

體驗極速WiFi 7!MSI Roamii BE Lite Mesh

MSI首款WiFi 7 Mesh系統登場-Roamii BE Lite Mesh System。Roamii ...

LANCOOL 207 玩家開箱體驗分享活動

LANCOOL 207重新構想了傳統的ATX佈局,將強大的兼容性和卓越的冷卻 ...

打印 上一主題 下一主題

[業界新聞] 台積電CoWoS先進封裝產能告急 無法滿足AI GPU需求

[複製鏈接]| 回復
跳轉到指定樓層
1#
Gary71 發表於 2024-5-21 12:58:23 | 只看該作者 |只看大圖 回帖獎勵 |倒序瀏覽 |閱讀模式
隨著人工智慧技術的快速發展,資料中心GPU需求激增,特別是NVIDIA H100等AI晶片需求量的大幅提升,致使台積電面臨CoWoS先進封裝技術的產能危機。

據TrendForce訊息,大型雲端服務供應商,如:微軟、Google、亞馬遜、Meta正在不斷擴大其人工智慧基礎設施,預期今年的總資本支出將達到1700億美元。

此一增長直接帶動了AI晶片需求激增,進而導致矽中介層面積的增加,單一12吋晶圓可生產的晶片數量正在減少。

003.jpg

台積電為了因應此項挑戰,計畫於2024年全面提升封裝產能,預計年底每月產能將達4萬片,相較於2023年提升至少150%。

同時,台積電已經在規劃2025年的CoWoS產能計劃,預期產能可能還要倍增,其中NVIDIA的需求佔了一半以上。

然而,CoWoS封裝技術中的一個關鍵瓶頸是HBM晶片,HBM3/3E的堆疊層數將從HBM2/2E的4-8層升至8-12層,未來HBM4更是進一步升至16層,此無疑增加了封裝的複雜性及難度。

儘管其它代工廠亦在尋求解決方案,例如Intel提出使用矩形玻璃基板來取代傳統的12吋晶圓中介層,但此些方案需要大量的準備工作,且要等待產業參與者的合作。

訊息來源
您需要登錄後才可以回帖 登錄 | 註冊 |

本版積分規則

小黑屋|手機版|無圖浏覽|網站地圖|XFastest  

GMT+8, 2024-11-6 14:34 , Processed in 0.090492 second(s), 34 queries .

專業網站主機規劃 威利 100HUB.COM

© 2001-2018

快速回復 返回頂部 返回列表