找回密碼註冊
作者: sxs112.tw
查看: 7709
回復: 1

文章分享:

+ MORE精選文章:

+ MORE活動推薦:

極致效能 為遊戲而生 990 PRO SSD 玩家體驗

[*]極致效能固態硬碟 [*]PCIe 4.0 速度大幅提升 [*]優化的電源效率 ...

Micron Crucial PRO D5 6400超頻版 玩家開

解銷更快的遊戲速度! 利用低延遲遊戲記憶體的強大功能 利用 Cruci ...

O11 VISION COMPACT 玩家開箱體驗分享活動

迷你身形 三面透視打造精緻PC視野新境界O11 VISION COMPACT 強強聯合 ...

2024 三星SD記憶卡 玩家開箱體驗分享活動

2024 PRO Plus SD 記憶卡 [*]為專業人士打造 [*]釋放極限速度 [*]多 ...

打印 上一主題 下一主題

[處理器 主機板] IEDM 2020:Intel希望透過堆疊電晶體管將密度提高一倍

[複製鏈接]| 回復
跳轉到指定樓層
1#
在今年的IEEE國際電子設備會議(IEDM)上,Intel展示了製造技術領域的各種進一步和新的發展。最重要的研究之一涉及所謂的Self-Aligned 3D Stacked Multi-Ribbon CMOS Transistoren,從理論上講這應該使Intel能夠將電晶體管密度提高一倍。
Intel-Nanoribbon-FET_9F6AB1DC2B7740CD8231528444265ED1.jpg

現代半導體零件的電晶體管是以FinFET電晶體管的形式(一種3D晶體管)的形式出現,但是電晶體管的排列目前仍處於平面設計中,即並排。就像三星和台積電一樣,Intel也正在開發採用新的電晶體管設計,並將其用於製造閘極全環(Gate-all-around,GAA)FET,其柵極纏繞在所有四個側面的超薄通道上。改進的通道柵極控制克服了FinFET的物理縮放和性能限制,並允許進一步縮放電源電壓。這改善了電晶體管的性能。
Intel-Self-Aligned-3D-Stacked-Multi-Ribbon-CMOS-1_2D07D69CC5064AAF9B4CB760EEAA7372.jpg

將來Intel希望透過使用Self-Aligned 3D Stacked Multi-Ribbon CMOS電晶體管將這種電晶體管所佔的面積減少一半。為此目的需堆疊兩個電晶體管,但不是使用單獨的製程堆疊(例如在其中它們彼此分開製造然後再組裝在一起),而是在單個步驟中堆疊。然而為此必須對電晶體管的生產進行調整。

消息來源


2#
clouse 發表於 2021-1-2 10:13:00 | 只看該作者
最少要5年才能商用最多我預言要7-10年.牙膏很容易延期.
您需要登錄後才可以回帖 登錄 | 註冊 |

本版積分規則

小黑屋|手機版|無圖浏覽|網站地圖|XFastest  

GMT+8, 2024-11-12 12:26 , Processed in 0.231736 second(s), 33 queries .

專業網站主機規劃 威利 100HUB.COM

© 2001-2018

快速回復 返回頂部 返回列表