就在兩週前Intel推出了採用Cascade Lake架構的第二代Xeon Scalable處理器。這一代的主要焦點是Optane DC Persistent Memory以及VNNI和DL-Boost的支援。此外透過Resource Director和Speed Select技術以及針對Sidechannel攻擊的硬體緩解,可以更靈活地使用處理器。
現在Intel已經發布了針對新處理器的“規範更新”(PDF),其中還提到了一些以前未知的技術細節。
Intel將發佈擁有三種晶片尺寸的Cascade Lake SP處理器。其中LCC-Die (Low Core Count)採用R1步進,提供多達8個核心。對於較大的版本,Intel將採用HCC-Die (High Core Count) 並使用L1步進,最多有18個核心。而對於多達28個核心,Intel將採用XCC-Dies (Extreme Core Count) 的B1步進。
所有這些處理器都將繼續以14nm製程打造。Intel不提供有關電晶體管數量或晶片尺寸的任何訊息。猜測LCC晶片約為322mm²,HCC晶片為484mm²,XCC晶片為698mm²。與Skylake SP相比,電晶體管數量和晶片尺寸可能會有微小的變化,因為VNNI支援和硬體緩解與Sidechannel攻擊的整合將導致電晶體管發生一些變化。
另外Intel列出了使用各種型號的AVX,AVX2或AVX-512指令集的時脈速率,具體取決於所使用的核心數量。在600到800 MHz之間,在某些情況下甚至可以到900MHz左右,CPU時脈在使用高要求指令時會下降。AVX,AVX2或AVX-512指令集的基本時脈也會降低。
消息來源 |