NVIDIA Echelon芯片的核心示意图及架构图曝光

查看數: 8980 | 評論數: 3 | 收藏 0

提示：支持鍵盤翻頁<-左右->

發佈時間: 2012-1-9 11:27

NVIDIA Echelon芯片的核心示意图及架构图曝光　　日前国内IT网站PCINLIFE论坛管理员Edison曝光了多张NVIDIA用于展示的幻灯片，内容为NVIDIA ExaScale计划主要产品Echelon芯片的核心示意图及架构图等。早前公布 ...

回復

wu.hn8401 發表於 2012-1-9 23:48:03

每個SM模組裡面含8個SM Lane（類似CUDA Core），晶片中間的8個LOC即Latency Processor也就是Project Denver要製造的主要東西。整體晶片面積為17*17約290平方毫米，採用逼近矽晶片極限的10nm制程工藝製造。

x61055t 發表於 2012-1-9 23:14:46

這是什麼??

zsc15461 發表於 2012-1-9 12:00:27

有看沒有懂...GOOGLE中...

特別活動

專題活動

Computex報導

GAMFORCE

XFastest 專頁

相關資訊

GMT+8, 2024-11-15 14:03 , Processed in 0.106568 second(s), 66 queries .

專業網站主機規劃 威利 100HUB.COM