恩恩!跟我想的一樣

上面的原理我大概也懂，只可惜現在好像還沒看到單晶片提供4PORT SSUSB的設計(NEC也有 ...
craftoscar 發表於 2011-5-10 19:30

   X2是不可能，X4orX1比較有機會，另外也不需要1-4port的，asus就有1晶片再接hub晶片達成多組。

兩顆，各用一條，S6再用一條，沒有少。
另外相信你一定看過某些子卡上面會有超過多種設備在上面。他 ...
kill0210 發表於 2011/5/10 19:19

恩恩!跟我想的一樣

上面的原理我大概也懂，只可惜現在好像還沒看到，(NEC也有出)單晶片提供4PORT SSUSB的設計出現在MB上


所以這樣說的話，中間那一條X4的會跟他上面那一條X1共用頻寬瞜?(不然PCH的PCI-E總線數就透支了 )

也就是說若那條X1的插上了擴充卡後，X4那條就會降到X2了?

我知道是沒有X2物理層的，但是有兩組USB3.0 X2阿(一共4PORT，就是兩組X1&X1 )
還是說他們可以兩顆 ...
craftoscar 發表於 2011-5-10 19:08

   兩顆，各用一條，S6再用一條，沒有少。
另外相信你一定看過某些子卡上面會有超過多種設備在上面。他們怎麼做再一張卡上的在板子上也可以照做。
另外一點就是usb3.0晶片是有1次就給4port的晶片...
像是這個https://www.xfastest.com/cms/tid-44181/

技嘉的做法就是X1直接拿來用，並沒有plx這東西吧。
  pch本身就只能x4 x1 x1 x1 x1 沒有x2這種東西。 ...
kill0210 發表於 2011/5/10 18:46

我知道是沒有X2物理層的，但是有兩組USB3.0 X2阿(一共4PORT，就是兩組X1&X1 )
還是說他們可以兩顆晶片共享X1的頻寬

哇麻雀雖小 五臟俱全:)...

不過如果玩CF的話最下面的PCI-E就會被擋到了
x61055t 發表於 2011-5-10 18:15

   CF是1跟4來做，中間那根pci-e 不會用到。

不了@@

SATA 6Gb/S的頻寬光靠一條PCI-E 2.0 X1夠嗎?
craftoscar 發表於 2011-5-10 18:28

   技嘉的做法就是X1直接拿來用，並沒有plx這東西吧。
  pch本身就只能x4 x1 x1 x1 x1 沒有x2這種東西。

看板型可以看到第一條為x16 第二條為x4 第三條為x8，1跟3共享，雙卡2x8單卡1x16+1x1吧，2是pch的x4拉 ...
kill0210 發表於 2011/5/10 13:16

不太了解

X16 FORM的1跟3共享後來找大圖看過有了解了，不過第二條好像怪怪的PCB上印X4
(所以CF時要插1-3搂 )
但插槽看似X8的@@，難道又是減少針腳到X4的X8插槽 ，而那一條X1的SLOT是跟中間的X4共享頻寬嗎?


另外SSUSB有4PORT，和兩片ASMEDIA的晶片，應該各要占掉X1把?

而SATA 6Gb/S的頻寬光靠一條PCI-E 2.0 X1夠嗎?


PCH的8條:1條LAN用去、1條X2? USB3.0用去、S6用去X1、SLOT部分占X4及X1?>>>>>>>>這樣算對嗎?可是好像會透支一條阿

計算公式：PCI-E串列匯流排頻寬(MB/s) = 串列匯流排時鐘頻率(MHz) * 串列匯流排位寬(bit/8 = B) * 串列匯流排管線 * 編碼方式 * 每時鐘傳輸幾組數據(cycle) 例：雙工PCI-E 1.0 X1 頻寬=2500*1/8*1*8/10*1*2=500 MB/s

PCI Express 1.0 匯流排頻率 2500 MHz，這是在 100 MHz 的基準頻率通過鎖相環振蕩器(Phase Lock Loop，PLL)達到的。PCI-E 2.0 匯流排頻率從2.5GHz提高到5GHz，3.0則提高到8GHz，編碼方式變成128/130。

引自維基，搞不太懂@@

不過如果玩CF的話最下面的PCI-E就會被擋到了