(PR)Intel PowerVia技術在Meteor Lake E核測試晶片上顯示有6%的性能提升

Intel的Ben Sell解釋了該公司如何開發並證明了世界上第一個背面電源解決方案，從而在晶片製造方面邁出了重要一步。

最新消息：Intel是業內首家在類似產品的測試晶片上實施背面供電的公司，實現了推動世界進入下一個計算時代所需的性能。PowerVia將於2024年上半年在Intel 20A製程上推出，是Intel業界領先的背面供電解決方案。它透過將電源佈線移至晶圓背面，解決了面積縮放中日益嚴重的互連瓶頸問題。

PowerVia是我們積極的四年五個製程戰略的一個重要里程碑，也是我們在2030年實現封裝中兆級電晶體管的道路上的一個重要里程碑。使用試驗製程和後續測試晶片使我們能夠降低背面電源的風險我們領先的製程，使Intel在將背面功率傳輸推向市場方面領先於競爭對手。
– Ben Sell，Intel技術開發副總裁

工作原理： Intel將PowerVia的開發與電晶體管開發分離，以確保其為採用Intel 20A和Intel 18A製程的晶片使用做好準備。PowerVia在與Intel 20A中的RibbonFET整合之前，在其自己的內部測試製程上進行了測試，以調整並確保該技術的良好功能。在晶片測試上進行製造和測試後，PowerVia被證實能夠非常有效地利用晶片資源，單元利用率超過90%，電晶體管規模縮小，使晶片設計人員能夠在其產品中實現性能和效率提升。

Intel將於6月11日至16日在日本京都舉行的VLSI研討會上以兩篇論文的形式展示這些發現。

為何重要：  PowerVia遠遠領先於競爭對手的背面電源解決方案，為晶片設計人員（包括Intel代工服務 (IFS) 客戶）提供了一條在其產品中獲得寶貴能源和性能收益的更快途徑。長期以來Intel一直致力於導入業界最關鍵的新技術，例如Strained Silicon、Hi-K金屬柵極和FinFET，以推動摩爾定律向前發展。隨著PowerVia和RibbonFET gate-all-around技術將在2024年問世，Intel將繼續在晶片設計和製程創新方面引領行業。

PowerVia率先解決了晶片設計人員日益增長的互連瓶頸問題。包括人工智慧和圖形在內的激增用例需要更小、更密集和更強大的電晶體管來滿足不斷增長的計算需求。今天和過去幾十年裡電晶體管架構中的電源線和訊號線一直在爭奪相同的資源。透過將兩者分開，晶片可以提高性能和能效，並為客戶提供更好的結果。背面供電對於電晶體管縮放至關重要，使晶片設計人員能夠在不犧牲資源的情況下增加電晶體管密度，以提供比以往更多的功率和性能。

我們是如何做到的： Intel 20A和Intel 18A將同時導入PowerVia背面電源技術和RibbonFET環柵技術。作為一種為電晶體管供電的全新方式，背面電源實施對散熱和調試設計提出了新的挑戰。

透過將PowerVia的開發與RibbonFET分離，Intel可以快速應對這些挑戰，確保為採用Intel 20A和18A製程的晶片使用做好準備。Intel工程師開發了緩解技術來防止熱量成為問題。測試社區還開發了新技術，以確保可以適當地對應新的設計結構。因此測試實施提供了可靠的良率和可靠性指標，同時在加入新的RibbonFET架構之前展示了該技術的內在價值主張。

該測試還利用了 EUV（極紫外）光刻技術支援的設計規則，其結果包括晶片大面積上的標準單元利用率超過90%，從而實現更高的單元密度，這有望降低成本。測試還顯示平台壓降改善超過30%，效能提升6%。Intel還在PowerVia測試晶片中實現了符合邏輯縮放所期望的更高功率密度。

下一步： 在VLSI期間發表的第三篇論文中，Intel技術專家Mauro Kobrinsky將解釋Intel對使用PowerVia的更先進方法的研究，例如在晶圓的正面或背面實現訊號和電力傳輸。

領先於行業將PowerVia帶給客戶並繼續針對未來進行創新符合Intel在不斷創新的同時率先將新的半導體創新產品推向市場的悠久歷史。

消息來源