Intel正式推出第三代Ice Lake-SP Xeon CPU系列：10nm + Sunny Cove核心，新指令，展示的為28核心晶片

Intel在HotChips 32上公開了代號為Ice Lake-SP的下一代XEON CPU系列的詳細訊息。Ice Lake-SP CPU將擁有一系列新功能，例如改進的全新晶片架構。 I/O和增強的軟體堆棧為Intel的首個10nm伺服器產品線提供了動力。

Ice Lake-SP將於今年晚些時候在Whitley平台上正式啟動。該平台將擴展到單插槽和雙插槽伺服器。在展示中Intel以28核Ice Lake-SP CPU為例，展示了Ice Lake-SP在Cascade Lake-SP之上提供的增強功能。Intel目前尚未確認他們展示的28核CPU是否是Ice Lake-SP系列中可用的最高核心數，或者是否會有更高的核心版本。但早先的謠言確實指向擁有更高的核心數量。

另外我們來看到細節，Intel提到其Ice Lake-SP CPU是採用10nm+製程打造的，而不是下個月推出的Tiger Lake CPU採用的10nm++製程。Ice Lake-SP系列將利用Sunny Cove核心，與之前所有14nm Xeon CPU都採用的Skylake架構相比，IPC最多可提高18％。

通常Sunny Cove架構對Cascade Lake或增強的Skylake核心進行了一系列改進，例如：

Improved Front end: higher capacity and improved branch predictor
Wider and deeper machine: wider allocation and execution resources + larger structures
Enhancements in TLBs, single-thread execution, prefetching
Server enhancements - larger Mid-level Cache (L2) + second FMA

Intel還增加了Sunny Cove核心處理器專有的一系列新SIMD指令，這些指令主要是為了提高密碼術和壓縮/解壓縮工作負載的性能。加上增強的軟體和算法支援，比起在Cascade Lake上的每個核心最多可提高8倍。

另外我們來看Ice Lake-SP 28核心CPU的Diagram ，該晶片以增強的Mesh Fabric的形式提供了新的互連，該互連貫穿所有28個CPU核心。Ice Lake-SP晶片擁有兩個4通道記憶體控制器，而Cascade Lake-SP晶片擁有兩個三通道記憶體控制器。

Ice Lake-SP處理器還擁有四個PCIe Gen 4控制器，每個控制器提供16個Gen 4通道，在28個核心晶片上總共提供64個通道。Cascade Lake-SP晶片提供六通道記憶體支援，而Ice Lake-SP將在發佈時在Whitley平台上提供八通道記憶體支援。該平台將能夠支援高達DDR4-3200 MHz的記憶體（每個插槽16 DIMM，擁有 2nd Gen Persistent Memory支援）。

Intel還向Ice Lake-SPntel晶片添加了一系列延遲和一致性優化。但是您可以看到，隨著擁有8通道記憶體和更高的DIMM速度，記憶體頻寬等待時間有了很大的提高。

除了標準的Mesh互連之外，Intel還進一步擴展了其針對Ice Lake-SP Xeon CPU的互連設計。新的控制結構和數據結構確實與晶片的核心和不同的控制器連接，但也管理著晶片本身的數據和功率控制。這些新的互連將提供比第三代Cooper Lake-SP晶片更低的延遲和更快的時脈更新。例如在Cascade Lake-SP上，核心頻率轉換花費12us，Mesh頻率轉換花費20us。相比之下Ice Lake-SP分別花費不到1us和7us。

較少的頻率消耗意味著在Cascade Lake上效率更高。Ice Lake-SP還改善AVX頻率，因為並非所有AVX-512工作負載都消耗更高的功率。這也不僅限於AVX-512。甚至Ice Lake-SP上的AVX-256指令也可以在Cascade Lake CPU上提供更好的頻率特性。

Ice Lake-SP系列將直接與AMD採用增強版7nm的EPYC Milan系列 競爭，  該系列將採用全新的7nm Zen 3核心架構  ，這被確認是AMD自原始Zen核心以來最大的架構升級之一。

消息來源

短命過度期產品