(PR)聯發科技推出有共同封裝光學解決方案的下一代ASIC設計平台
在2024年光纖通訊會議(OFC)之前，聯發科（上週）宣布將推出下一代客製化ASIC設計平台，其中包括在同一ASIC實作中實現高速電氣和光學I/O的異構整合。聯發科將展示一種可維護的插槽實施方案，該實施方案結合了8x800G電鏈路和8x800G光鏈路，以實現更靈活的部署。它整合了用於電氣I/O的MediaTek內部SerDes以及用於光學I/O的Ranovus共同封裝的Odin光學引擎。此CPO展示利用包括112G LR SerDes和光學模組的異構解決方案，與現有解決方案相比可減少電路板空間和設備成本，提高頻寬密度，並將系統功耗降低高達50%。此外Ranovus的Odin光學引擎可以選擇提供內部或外部雷射光學模組，以更好地符合實際使用情境。聯發科在3nm先進製程、2.5D和3D先進封裝、熱管理和可靠性方面的ASIC經驗和能力，結合光學經驗，使客戶能夠接觸到高效能運算（HPC）、AI的最新技術/ML和數據中心網路。
聯發科技整體ASIC設計平台解決方案是從設計到生產的完整解決方案，採用業界最新技術，包括die-to-die介面（MLink、UCIe）、封裝技術（InFO、CoWoS、Hybrid CoWoS等）、高速接口（ PCIe、HBM）、熱設計和機械設計的整合等等，以滿足最嚴格的客戶需求。
聯發科技將於3月26日至28日在聖地牙哥舉行的OFC 2024展位5744上與Ranovus一起展示其針對AI/ML和HPC市場的新型共封裝光學解決方案。
消息來源
頁:
[1]