AMD Zen 5、Zen 6架構細節首次曝光 原生32核心 直奔2nm製程
AMD將於明年推出Zen 5架構的Ryzen 8000系列、EPYC 9005/8005系列處理器，而更下一代的Zen 6架構亦已曝光，據稱可以支援到史無前例的16通道記憶體。現在，外媒曝光了一份AMD架構規劃藍圖，列出了Zen 5、Zen 6架構不少細節，尤其是前者相當猛。
AMD Zen架構採取波動式升級策略，一代大改、一代小改交互進行，Zen 5架構即會是一次大改，Zen 6架構則為一次小改。
Zen 5架構代號Nirvana，預計會將IPC提升約10-15%，相較Zen 3架構19%、Zen 4架構14%似乎不是很突出，但一則此為早期預估目標，不排除未來進一步提升，二則亦要考量時脈同步提升所帶來的效能增益。
另一點，首次大範圍應用”大小核心”混合架構，搭配Zen 5c架構，但應該是主打筆電。製程部分，CCD升級為3nm製程，IOD升級為4nm製程。
特別值得注意的是，Zen 5架構將會首次支援原生16核心的CCD，相較這幾代的8核心成長一倍，使得桌上型主流32核心成為可能。其它方面，L1資料快取容量自32KB增至48KB，同時8路關聯升級為12路，但L1指令快取仍為32KB，L2快取仍是每核心1MB。
分支預測繼續提升效能和精度，數據預取繼續改進，ISA指令與安全繼續增強，吞吐能力也進一步擴大，包括8寬度的分派與重命名、6個ALU算術邏輯單元、4個載入與2個儲存…等等。
Zen 6架構代號Morpheus，製造製程將會進一步升級至CCD 2nm、IOD 3nm製程，且CCD再次升級為原生32核心。
IPC效能預計再提升10%，同時加入人工智慧、機器學習的FP16指令，以及新的記憶體增強。此外，Zen 6架構據稱還會有新的封裝技術，可能會將CCD堆疊在IOD之上，可以達到縮小晶片面積、提升內部通訊效率，但就無法直接堆成64核心了。
Zen 6架構很高機率會繼續沿用AM5封裝介面，畢竟AMD承諾過要支援至2026年。
訊息來源
頁:
[1]