台積電路線圖詳細介紹 3nm和2nm製程技術：N3E、N3P、N3X、N2P、N2X
台積電 (TSMC)展示了其最新的製程技術進步，包括3nm和2nm。在會談中該公司透露了其在2nm技術方面的進展以及公司目前3nm技術的新合作夥伴，這將提供更廣泛的製程技術，將能夠滿足更廣泛的受眾需求。技術進步包括 N3P、N3X 和 N3AE。此外該公司還討論了其2nm目標和3DFabric進展。
台積電的新製程技術將為HPC和汽車應用提供更多功能，同時提供更多功能和性能。
[*]N3P - 增強的3nm製程，可提高功率、性能和密度。
[*]N3X - 一個專注於高性能計算 (HPC) 應用的進程。
[*]N3AE - 介紹使用最先進晶片技術的汽車應用。
北美技術研討會為註冊參加的1,600多家客戶和合作夥伴提供產品。這是台積電在未來幾個月內舉辦的全球技術研討會中的第一個。北美研討會還展示了一個創新區，重點展示了18家新興初創企業引人注目的技術。
更廣泛的3nm產品組合，包括N3P、N3X和N3AE——現在3nm技術已經量產，N3和N3E版本也在2023年推出，公司正在為其路線圖添加新的變化以滿足其多樣化的需求客戶。
[*]N3P計劃於2024年下半年投入生產，它為N3E提供了額外的提升，在相同的速度下速度提高了5%，在相同的速率下功率降低了5-10%，晶片密度提高了1.04倍。
[*]N3X優先考慮高性能計算應用的性能和最大頻率，在1.2V的驅動電壓下，速度比N3P提高5%，晶片密度與N3P相同，將於2025年進入量產。
[*]N3AE或Auto Early將於2023年問世，提供採用N3E的汽車製程設計套件 (PDK)，並允許客戶在3nm製程上啟動汽車應用設計，從而在2025年實現完全符合汽車標準的N3A製程。
2nm技術也取得實質進展——台積電仍在開發2nm技術，該技術採用納米片電晶體管，並在產量和設備性能方面取得進展。該公司專注於在2025年發布新技術。與N3E相比，它在相同功率下的速度提高15%，同時功率降低30%，晶片密度提高1.15倍。
借助N4PRF突破CMOS射頻技術的極限——台積電也在開發N4PRF，它有望成為業界最先進的CMOS射頻技術，適用於WiFi 7射頻片上系統等數位密集型射頻應用。新的N4PRF將支援邏輯密度提高1.77倍，邏輯功耗降低45%，同時保持與2021年推出的N6RF相同的速度。
台積電3DFabric先進封裝和晶片堆疊——台積電3DFabric系統整合技術的主要新發展包括：
[*]先進封裝——為了支援HPC應用在單個封裝中容納更多處理器和記憶體的需求，台積電正在開發基板上晶圓上晶片 (CoWoS) 解決方案，該解決方案有高達6倍光罩尺寸（~5,000mm2）的RDL中介層，能夠可容納12個HBM記憶體堆棧。
[*]3D晶片堆疊——台積電宣布推出SoIC-P，這是其整合晶片系統 (SoIC) 解決方案的微凸塊版本，為3D晶片堆疊提供了一種經濟高效的方式。SoIC-P補充了TSMC 現有的用於高性能計算 (HPC) 應用的無擾動解決方案，現在稱為SoIC-X。
[*]設計支援——台積電推出了其開放標准設計語言的最新版本3Dblox 1.5，以降低3D IC設計的門檻。3Dblox 1.5添加了自動凸點合成，幫助設計人員處理有數千個凸點的大型晶片的複雜性，並有可能將設計時間縮短數月。
消息來源
頁:
[1]