Intel推出Rialto Bridge：Ponte Vecchio的下一代AI GPU，多達160個Xe核心、有超過20,000個ALU、800W
Intel正式發布了其旗艦Ponte Vecchio Xe GPU的下一代繼任者，即Rialto Bridge。新的顯示晶片專為下一代AI和HPC數據中心領域而設計，並針對AMD的CDNA和NVIDIA的CUDA處理器。Intel Rialto Bridge GPU可以看作是Ponte Vecchio的升級版，有更多核心、更多觸發器、更多頻寬和更高GT/s。Intel沒有透露很多細節，但聲稱Rialto Bridge將配備多達160個Xe核心。我們還不知道這些是與當前Ponte Vecchio GPU採用相同的核心還是全新架構的核心，但看起來後者可能是真的。
Intel的Rialto Bridge以意大利威尼斯大運河四座橋中最古老的一座同名橋命名。Ponte Vecchio的情況也是如此，看起來在Rialto之後的下一代也將以標誌性橋樑命名。據Intel稱其Rialto Bridge GPU將為下一代AI和HPC數據中心解決方案提供動力，同時瞄準AMD CDNA和NVIDIA CUDA加速器。
在規格方面我們只知道Rialto Bridge GPU將在其全新的OAM v2外形尺寸中容納多達160個Xe核心。但除了公佈規格外，Intel還讓我們初步了解了晶片本身，我們可以剖析一些東西。GPU最大的變化在於其GPU佈局。Ponte Vecchio有16個Xe-HPC晶片，每個晶片有8個Xe核心，總共128個核心或16,384個ALU，而 Rialto Bridge GPU則配備了8個16 Xe-HPC晶片。所以這應該是每個裸Die 20個Xe核心，8個Die上總共有160個Xe核心。總計多達20,480個ALU，比其前身增加了 25%。
Rialto Bridge GPU結構的其餘部分與有兩個Xe Link Tiles、八個HBM Tiles (HBM3) 的Ponte Vecchio GPU幾乎相同，每個計算tile有四個HBM堆棧（4個Xe HPC晶片)，還有Xe Link和HBM3 Tiles使用EMIB Tile連接到Compute Tile周圍的其他晶片。Compute Tile使用Foveros互連與Xe晶片的其餘部分進行通訊。我們還不知道每個Tile的實際變化，但它應該採用新的Foveros Omni（第三代）設計。此外看起來Rambo Cache取消了，但很有可能是由於每個Compute Tile的裸Die尺寸增加，快取現在出現在Compute Tile身上，而不是單獨放在自己的切片上。
Intel尚未提供有關Rialto Bridge GPU製程的任何發佈時間或詳細訊息，但我們很可能會在2023年年中聽到更多有關它的消息，屆時它將向第一批客戶提供樣品，併計劃在2023年底推出或2024年1H推出。
消息來源
頁:
[1]