台積電3nm良率超過預期，生產計劃將提早開始
台積電 (TSMC) 報告稱其下一代晶片製造技術的產量令人印象深刻。該技術被稱為N3e，是對台積電N3製程第一次更新的升級，預計將把一些電晶體管尺寸縮小到3 nm。今天的報告由Morgan Stanley提供，Morgan Stanley發布了一份新的研究報告，題為N3e的產量高於預期；重申 OW並在Twitter上分享。該報告的片段已由名為退休工程師的用戶在Twitter上分享。該片段引用了Morgan Stanley與設備供應商的檢查，暗示台積電可能會在本月底之前凍結其N3E製程的設計參數。這是由於該製程的良率好於預期，這表明該製程的量產可能會在明年第二季開始，這是晶片製程進入量產之前的最後階段之一。
Morgan Stanley的消息是在台灣媒體消息人士推測台積電在其3nm產量方面面臨問題之後發布的。在半導體行業，製程良率定義為在單片晶圓上透過品質控制檢查的晶片數量，百分比越高，製程越成熟。台積電等晶圓廠通常會花時間完善這一指標，因為它加深了客戶關係並提高了產品品質。
它還提到了N3b製程的存在，此前推測該製程是台積電由於良率不佳而導入的權宜之計。雖然早前的報導推測台積電的客戶由於所謂的良率缺陷而選擇堅持使用相對成熟的5nm製程，但這種情況是否仍然存在尚不確定。
台積電去年共享的原始N3製程的官方數據概述了該製程的密度比5nm高70%。Morgan Stanley的數字比5nm增加了60%，比第一代N3減少了8%，這與晶片製造商共享的估計一致。
消息來源
頁:
[1]