Intel詳細說明Sapphire Rapids-SP Xeon CPU和Ponte Vecchio GPU的晶片面積和封裝尺寸
Intel已經披露了有關其Sapphire Rapids-SP Xeon CPU的第一個訊息，該CPU將在多晶片設計中將HBM2E記憶體堆棧與主核晶片一起使用。根據HotChips 33期間發布的新訊息，Intel似乎正在披露更多有關其下一代Xeon CPU的細節。
據Intel稱Sapphire Rapids-SP將提供兩種封裝版本，一種標準配置和一種HBM配置。標準版本採用由四個XCC晶片組成的小晶片設計，晶片尺寸約為400mm2，這是單個XCC晶片的晶片尺寸，頂級Sapphire Rapids-SP Xeon上總共有四個晶片。每個管芯將透過EMIB互連，EMIB的間距大小為55u，核心間距為100u。
標準的Sapphire Rapids-SP Xeon將有10個EMIB互連，整個封裝的尺寸為4446mm2。轉向HBM版本獲得了更多的互連，它們有14個，需要將HBM2E互連到核心。四個HBM2E將採用8-Hi堆棧，因此Intel計劃每個堆棧至少配備16GB的HBM2E，在Sapphire Rapids-SP上總共有64GB。談到封裝，HBM版本尺寸將達到驚人的5700mm2比標準版本大28%。與最近洩露的EPYC Genoa數據相比，Sapphire Rapids-SP的HBM2E封裝最終將大5%，而標準封裝將小 22%。
Intel Sapphire Rapids-SP Xeon (Standard Package) - 4446mm2
Intel Sapphire Rapids-SP Xeon (HBM2E Package) - 5700mm2
AMD EPYC Genoa (12 CCD Package) - 5428mm2
Intel還表示與標準封裝設計相比，EMIB鏈路提供兩倍的頻寬密度改進和4倍的電源效率。
Intel還詳細介紹了其採用Xe-HPC架構的旗艦Ponte Vecchio GPU的封裝和晶片尺寸。該晶片將由2個tiles組成，每疊有16個活動晶片，最大活動頂部晶片尺寸將為41mm2，而基礎晶片尺寸（也稱為“Compute Tile”）為650mm2，Ponte Vecchio GPU使用8個 HBM 8-Hi堆棧並包含總共11 個EMIB互連。整個Intel Ponte Vecchio封裝的尺寸為 4843.75mm2。Intel還提到使用高密度3D Forveros封裝的Meteor Lake CPU的凸點間距將為36u。
展望未來隨著Forveros Omni和Forveros Direct進入電晶體管開發Angstrom時代，Intel將擁有多種用於高級封裝設計的下一代解決方案。
消息來源
頁:
[1]