Intel展示了其7nm Ponte Vecchio Xe-HPC GPU，擁有超過1000億個電晶體管和47個不同晶片的封裝能力
昨天在Intel發布的網路直播中，首席執行官Pat Gelsinger公開了採用7nm Xe-HPC的Ponte Vecchio GPU的新細節，該GPU計劃是迄今為止最大，設計最多的晶片。Ponte Vecchio GPU將利用突出顯示的幾種關鍵技術，這些技術將採用不同的過程製程和架構為47個不同晶片提供支援。Ponte Vecchio GPU首先是採用基於Xe-HPC架構的，該架構是利用Intel 7nm EUV製程的旗艦產品。但是除此之外，該晶片還有大量採用不同處理製程的其他晶片，所有這些晶片都合併為一個，稱為Ponte Vecchio。
因此對於初學者來說，儘管GPU主要使用Intel的7nm EUV製程，但還有其他一些晶片製程也對Ponte Vecchio GPU的工作至關重要，它們是在台積電的7nm製程上製造的。我們尚無法確定Intel是否將利用台積電的標準7nm或7nm+ EUV製程，但是由於採用台積電製程的Xe Link I/O可以在採用基礎的情況下完成這項工作，因此Intel可能會走更標準的路線在非EUV 7nm製程上。
Intel 7nm
TSMC 7nm
Foveros 3D Packaging
EMIB
10nm Enhanced Super Fin
Rambo Cache
HBM2
Ponte Vecchio實際上由兩個單獨的GPU晶片組成，每個晶片由六個Xe-HPC Compute單元組成。這些計算單元中的一對直接連接到利用Intel 10nm增強型SuperFin製程的Rambo快取。每個GPU還連接到四個HBM2，該堆棧可以是4-hi或8-hi。總共有八個HBM2堆棧，可提供數GB的記憶體容量和頻寬負載。每個GPU上還有8個Passive Die Stiffeners。主GPU利用Foveros 3D封裝將GPU計算單元與快取連接起來，而EMIB將HBM2和Xe Link I/O與主GPU互連。
通常Forveros在同一圖塊內提供GPU間的連接（GPU +快取），而EMIB為未完成圖塊（帶有GPU的HBM2）提供連接。所有這些都累計形成了Ponte Vecchio Xe-HPC GPU，該GPU由超過1000億個電晶體管組成。
因此在細節上進行匯總，Xe HPC'Ponte Vecchio'GPU將成為2021年問世的領先7nm產品。它將採用採用Foveros 3D封裝技術的MCM封裝設計。每個MCM GPU將透過EMIB連接到高密度HBM DRAM封裝，並且在它們附近還擁有更快的Rambo Cache，它將透過Foveros連接。最後當Slingshot提供製程之間的互連時，Intel的Xe Link將把6個Xe HPC GPU互連在一起。
消息來源
但要有產品出來才是最重要，不是嗎?
頁:
[1]