Intel未來7nm FPGA產品將充分利用Foveros 3D堆疊技術
AnandTech報導稱封裝技術將成為在未來半導體產品市場保持領先的主要戰場之一。以Intel為例這家晶片龍頭將致力於在同一封裝中整合多個元素，同時主打高頻寬和低功耗互聯的特性，以延續摩爾定律對晶片性能發展的預估據悉Intel下一代FPGA產品將採用Intel自家的7nm製程打造，輔以當前一代的嵌入式多核心互聯橋接（EMIB）和Foveros 3D封裝技術。EMIB 的本質就是將少量晶片嵌入到PCB基板中，允許兩部分以相當密集的方式連接，以實現高速、低功耗的點對點互聯，這項技術已經在Kaby Lake-G、Stratix 10 GX 10M FPGA 上得到應用，以及即將推出的Intel Xe顯示產品組合（如Ponte Vecchio 和Xe-HP）。值得一提的是Intel還分享了EMIB 的免版稅版本（被稱作AIB）。其擁有更新升級的途徑，可在更廣泛的行業中得到應用。
Foveros則是Intel的3D管芯堆疊技術，主打高頻寬和低功耗的點對點晶片互聯特性。目前其正在Intel的Lakefield行動處理器中使用，並將推廣至Ponte Vecchio、以及FPGA 等未來產品。在7nm製程的加持下，晶片龍頭將把堆疊技術應用到高頻寬快取（HBM IO）和DDR的Die連接上。至於更多細節，仍有待後續去揭曉。
AnandTech 認為Intel的目標是為多種尺寸規格的7nm FPGA 提供通用的基礎Die，然後根據客戶產品的實際需求（產品或成本）來調整，譬如將不同的版本堆疊至其頂部。
從技術層面上來看Intel將把同時應用了EMIB 和Foveros 技術的任何產品都稱作Co-EMIB 。而7nm FPGA 可使用的新元素之一，就是Intel正在對其進行調整和驗證的224G PAM4收發器模組。目前尚不清楚這些新款7nm FPGA 將於何時發布，但根據該公司在PPT 上展示的一份路線圖，當前的10nm Agilex FPGA 仍將是2021 / 2022 年的產品主打。換言之我們可期待在2023年或之後見到採用新設計的產品。
最後來說說ODI全方位互聯（Omni-Directional Interconnect）：當在晶片製造使用Foveros製程時，出於散熱方面的考慮，通常必須將大功率的計算晶片放到3D堆疊的頂部。但是這麼一來也導致其供電必須穿過重重PCB才能抵達，且意味著頂部的晶片面積通常比下層晶片要小。好消息是ODI使得頂部晶片的電路能夠“垂掛”於邊緣並直達頂部，從而化解了這一尷尬。
在充足能源的保障下ODI還有助於增加訊號完整性、帶來更高頻寬的數據連接，即便製造的佈局和復雜性也會有所提升。當然該公司或首先在小晶片封裝上進行試驗，然後推廣至Lakefield 之類的產品線，而不是在FPGA 中使用。
消息來源 最快2022年才看得到又是放屁文:$..
頁:
[1]