JEDEC正式發布DDR5記憶體規範，將有DDR5-6400及更高頻率
JEDEC終於在今日正式發布了下一代主流儲存器（DDR5 SDRAM）的最終規範。自90年代末以來雙倍數據速率（DDR）儲存器技術已經歷了多次更新，並且推動了PC、伺服器等生態的快速發展。而最新的DDR5規範不僅再次擴展了DDR記憶體的功能，且速率也較上一代DDR4輕鬆翻倍。預計採用新標準的硬體，將於2021年陸續在伺服器和PC客戶端等設備上得到採用。據悉JEDEC最初於2018 年提出了DDR5的記憶體規範。雖然今日發布的正式版本來得有些晚，但並沒有降低新一代儲存器標準的重要性。與往年的歷次更新一樣，DDR5再次將重點放在了DRAM的密度和速率上。JEDEC將兩者都提升了一倍，最大記憶體速率也設置到了6.4Gbps起跳、單條LRDIMM容量有望達到2TB 。
為了實現這一目標，業內一直在努力改進生態支援，譬如讓DIMM 上的電壓調整器和晶片ECC校驗做到更加精細。與DDR4相比，DDR5最直觀的變化，依然體現在容量和密度上。經歷了數年的設計研發，DDR5標準已支援單顆64Gbit 的DRAM儲存晶片，是DDR4 最大允許容量（16Gbit）的四倍。
結合管芯堆疊製程，還可將多達8組管芯塞入單個晶片，那樣40個單元的LRDIMM即可達成2TB的有效存儲容量。至於不那麼起眼的無緩衝DIMM，典型雙面配置亦可達成128GB的單條容量。
需要指出的是相對於頻率和頻寬的提升，製造密度的提升要相對慢一些，但標準依然具有相當深遠的前瞻性。對於記憶體製造商來說，今年已可使用8Gbit和16Gbit的晶片來製造DDR5。
從DDR3到DDR4的過渡，JEEDC已讓記憶體頻寬從1.6Gbps 提升到3.2Gbps 。但是即將上市的DDR5 產品，再次輕鬆地超越了50%（至4.8Gbps），未來更是有望達成6.4Gbps 。記憶體製造商之一的SK hynix預計，十年後可達成DDR5-8400 。為實現這一目標，顯然需要對DIMM 的底層（譬如記憶體匯流排）和配套的邏輯零件加以大量的改進。
與我們在LPDDR4和GDDR6等標準中看到的情況類似，單個DIMM 可被分解為兩個通道。因為DDR5不會為每個DIMM 提供一個64-bit數據通道，而是為兩個獨立的32-bit 數據通道（ECC 則是40-bit）。與此同時每個通道的長度從8字節（BL8）翻倍到了16字節（BL16），意味著每個通道可在每次操作時交付64字節，從而讓有效頻寬較DDR4時代增加了一倍。
對於標準的PC桌上型平台而言，DDR5系統可用4×32-bit的配置，來代替DDR4系統上的2×64-bit 設置。記憶體仍將成對安裝，而不是回到32-bit的SIMM時代（但現在的最低配置是DDR5較小通道中的兩個）。這種結構上的變化，還在其它地方引發了一些連鎖反應。譬如DDR5導入了更高密度的儲存器刷新功能，允許在使用某些儲存器的同時刷新其它儲存器，從而實現更快的刷新（給電容器充電）。
儲存器的最大Bank數量也從4組翻倍到了8組，有助於減輕順序記憶體訪問帶來的性能損失。
消息來源
頁:
[1]