意法半導體與Soitec合作開發 新一代CMOS影像感測技術
意法半導體和Soitec合作，將背光（BSI）產品製造技術導入行動消費電子市場台北訊，2009年5月14日—全球半導體產業及CMOS影像技術領導廠商意法半導體（紐約證券交易所代碼：STM），與全球工程基板領導供應商Soitec（歐洲證券交易所代碼：SOI），宣佈雙方共同簽署一項獨家合作協議。根據此協議，兩家公司將合作開發300微米晶圓級背光（BSI，Backside-illumination）技術，為消費性電子產品打造新一代影像感測器。
隨著先進影像感測技術解析度的不斷提升，以及市場對縮減相機模組整體尺寸的迫切需求，尤其是消費性電子市場，廠商急需開發單位畫素尺寸更小，同時還能保持畫素靈敏度及高畫質的影像技術。而背光技術將是新一代影像感測器開發過程中的關鍵要素。
兩家公司此次簽署的合作內容包括：Soitec授權意法半導體在300微米晶圓上，使用Smart Stacking™接合技術製造背光感測器。該技術由Soitec公司的Tracit事業部門，運用分子接合技術和機械與化學薄化技術開發而成。意法半導體將運用此技術及本身的先進65奈米以下衍生性CMOS製程技術，開發新一代影像感測器，並在位於法國南部Crolles的300微米晶圓製造廠生產。結合意法半導體先進的晶圓製造能力，Smart Stacking技術將有助於意法半導體加強在高性能行動消費性電子影像感測器開發與供應的市場領導地位。
意法半導體事業群副總裁暨影像產品部總經理Eric Aussedat表示：「對尖端影像感測器開發而言，背光技術是小畫素、高畫質競賽的致勝關鍵。透過與Soitec的合作，意法半導體能快速地將Smart Stacking技術快速部署至其相機相關產品中。此項協議將加速先進及具成本優勢影像感測製程的發展，並進一步鞏固格勒諾布爾（Grenoble）地區為全球CMOS先進影像感測技術領導中心的地位。」
Soitec董事長暨總裁André-Jacques Auberton-Hervé表示：「我們非常高興意法半導體選用我們的Smart Stacking技術，來開發其背光產品。由我們的Tracit事業部所開發的這項技術，將能支援任何涉及工程基板及3D整合先進製程技術的快速部署。同時，我們也非常高興能夠為意法半導體以客戶利益為導向的創新承諾，盡一份心力。」
關於意法半導體
頁:
[1]